Tugas Pendahuluan 2 Modul 1



Tugas Pendahuluan 1 Modul 1
(Percobaan 2 Kondisi 14)

1. Kondisi[Kembali]


Percobaan 2 Kondisi 14

Buatlah rangkaian seperti pada modul percobaan, kemudian buatlah kondisi dengan inputan berupa saklar SPDT . ·         Rangkaian Sederhana 1 : B= 0, D=0, A=1, C’=0, D= 1 ·         Rangkaian Sederhana 2 : B= 0, D=0, A= 1, B=0, C’=1.

2. Gambar Rangkaian Simulasi[Kembali]

Sebelum dijalankan




Setelah dijalankan




3. Video Simulasi[Kembali]



4. Prinsip Kerja[Kembali]

  1. Rangkaian Sederhana 1
Pada rangkaian sederhana 1, terdapat empat saklar input, yaitu A, B, C', dan D, dengan kondisi logika sebagai berikut: B = 0, D = 0, A = 1, dan C' = 0. Input-input ini kemudian diproses melalui beberapa gerbang logika. Gerbang XOR pertama menerima input B dan D, dan karena keduanya bernilai 0, output dari gerbang ini adalah 0. Selanjutnya, gerbang AND menerima input A , C' dan D, di mana A bernilai 1, C' bernilai 0 karena terdapat NOT maka nilainya menjadi 1 dan D bernilai 1, sehingga output dari gerbang AND ini bernilai 1. Kedua output dari XOR dan AND tersebut kemudian masuk ke gerbang OR, yang menggabungkan keduanya. Karena kedua input ke OR terdapat masukan dengan nilai = 1, maka output akhir rangkaian ini adalah 1. Dengan output akhir bernilai 1, Logic Probe akan mengeluarkan output 1

        2. Rangkaian Sederhana 2

Pada rangkaian sederhana 2, terdapat empat saklar input, yaitu A, B, C', dan D, dengan kondisi logika sebagai berikut: B= 0, D=0, A= 1, B=0, C’=1.. Input-input ini kemudian diproses melalui beberapa gerbang logika. Gerbang XOR pertama menerima input B dan D, dan karena keduanya bernilai 0, output dari gerbang ini adalah 0. Selanjutnya, gerbang AND menerima input A , C' dan B, di mana A bernilai 1, C' bernilai 1 karena terdapat NOT maka nilainya menjadi 0 dan B bernilai 0, karena tidak semua inputan bernilai 1 maka output dari gerbang AND ini bernilai 0. Kedua output dari XOR dan AND tersebut kemudian masuk ke gerbang OR, yang menggabungkan keduanya. Karena kedua input ke OR sama sama 0 maka output akhir rangkaian ini adalah 0. Dengan output akhir bernilai 0, Logic Probe akan mengeluarkan output 0

5. Download[Kembali]
Link Rangkaian Simulasi Disini
Link Video Simulasi Disini




 

 

Komentar

Postingan populer dari blog ini

Modul 4

Modul 1

Modul 2